Команда
Контакти
Про нас

    Головна сторінка


Елементи ІМС на МДП-транзисторах і КМОП-транзисторах





Дата конвертації23.06.2019
Розмір2.04 Kb.
ТипЛабораторна робота

Лабораторна робота

Тема: Елементи ІМС на МДП-транзисторах і КМОП-транзисторах

Мета: Навчитися будувати і аналізувати роботу схем елементів ІМС засобами Electronics WorkBenck

Хід роботи:

У більшості цифрових пристроїв обробка інформації проводиться за допомогою двійкового коду. Інформаційні сигнали приймають тільки два значення (1 і 0).

Малюнок 1 Елемент АБО-НЕ на однотипному МДП-транзисторі

В даній схемі на входи подано два сигнали, відповідні логічної одиниці. На виході буде сигнал 0, так як два транзистора відкриті і сигнал йде через них. При подачі високого рівня U хоча б на один з виходів схеми, відкривається відповідний транзистор і на виході встановлюється низький рівень сигналу. Якщо на обох входах логічний нуль, то VT1 і VT2 - закриті і на виході формується логічна одиниця.

Навантажувальний транзистор VT3 завжди відкритий.

Малюнок 2 - Зображення аналізатора

Рисунок 3 Елемент АБО-НЕ на біполярному транзисторі

Малюнок 4 - Зображення аналізатора

Малюнок 5 - Елемент АБО-НЕ на КМОП-транзисторі.

Малюнок 6 - Результати з аналізатора

Малюнок 7 - Елемент І-НЕ на КМОП-транзисторі

Малюнок 8 - Результат з аналізатора

Низький рівень сигналу на виходах керуючих транзисторів VT1 і VT2 переводить їх в закритий стан. При цьому послідовно з'єднані навантажувальні транзистори VT3 і VT4 відкриті і на виході схеми встановлюється напруга високого рівня, що дорівнює напрузі джерела живлення.

Якщо хоча б на один вхід надходить сигнал логічної одиниці, то відкривається відповідний керуючий транзистор (VT1 або VT2), а пов'язаний з ним навантажувальний (VT3 або VT4) закривається. На виході схеми встановлюється логічний нуль.



  • Малюнок 2 - Зображення аналізатора Рисунок 3 Елемент АБО-НЕ на біполярному транзисторі