Команда
Контакти
Про нас

    Головна сторінка


резистори





Дата конвертації26.11.2018
Розмір9.48 Kb.
Типкурсова робота
up> 2, що представляє досить істотний внесок в втрати площі.

Необхідно відзначити, що традиційний підхід при розрахунку топологічних зазорів, тобто з точки зору найгіршого випадку, застосовується досить рідко, найчастіше використовується метод, заснований на зборі статистичного розподілу похибок. Топологічні обмеження безперервно змінюються в міру вдосконалення технологічних процесів виготовлення мікросхем.

Конструювання і вибір структури інтегральних транзисторів. Процес проектування планарних транзисторів складається з наступних етапів: для даної серії ІМС або декількох серій, виходячи з швидкодії, споживаної потужності, необхідної ступеня інтеграції, задають електричні параметри транзисторів як базових елементів ІМС; вибирають технологію виробництва ІМС, параметри матеріалу підкладки і епітаксійного шару, приблизно оцінюють основні розміри конструкції транзисторів в плані і в перерізі, проводять розрахунок електричних параметрів транзисторів і, якщо вони істотно відрізняються від заданих, шляхом ступінчастої зміни конструктивних розмірів і наступних розрахунків підбирають геометрію всіх областей транзисторної структури, не виходячи за рамки технологічних обмежень. За-тим здійснюють експериментальну перевірку проведеної роботи: розробляють комплект фотошаблонів, випускають дослідні партії транзисторних структур і вимірюють їх характеристики. Якщо параметри транзисторів відрізняються від заданих, то методом послідовних наближень шляхом зміни розмірів транзисторних областей і їх характеристик, коригування режимів технологічних процесів домагаються необхідного відповідності параметрів.

Розрахунок транзисторів складний, трудомісткий, без застосування ЕОМ практично нездійсненний, точність його невисока. Тому часто етап розрахунку конструкції транзисторів опускають, акцентуючи увагу на експериментальному етапі. При цьому на підприємстві, що випускає ІМС, формують банк інтегральних транзисторів з широким спектром характеристик. При такому підході завдання конструктора ІМС складається в підборі конкретних типів інтегральних транзисторів для даної ІМС відповідно до її електричної схеми.

1. Спочатку вибирають фізичну структуру різних областей транзистора. Питомий опір підкладки має бути великим (1--10 Ом · см), що забезпечує високу напругу пробою і малу місткість назад зміщеного pn-переходу колекторної підкладки.

2. При виборі рівня легування колекторної області (епітаксійного шару) необхідно виконати ряд суперечливих вимог: для отримання малого послідовного опору колектора рівень його легування повинен бути високий, а для отримання малої місткості та високої напруги пробою переходу база - колектор - низький.

Зазвичай питомий опір епітаксійного шару вибирають рівним 0,1 - 0,5 Ом см, а товщину - в межах 2 - 15 мкм. Використання тонких епітаксійних шарів (до 3 мкм) дозволяє зменшити паразитні ємності і збільшити щільність розміщення елементів. У структурах з прихованим n + - шаром і подлегірованіем області колекторного контакту послідовний опір колектора становить 10-50 Ом.

3. При виборі рівнів легування базової і емітерний областей необхідно також враховувати кілька суперечливих вимог. Так, для зменшення паразитного опору між активною областю бази і контактом до бази слід збільшувати рівень легування бази. Однак це призводить до зниження ефективності емітера і зменшення напруги пробою переходу база - емітер. Крім того, поверхнева концентрація домішки в базовому шарі не повинна бути менше 5 · 10 16 см -3, так як на поверхні цього шару можливе утворення інверсного провідного каналу n-типу, індукованого вбудованим зарядом в оксиді.

4. Високий рівень легування емітера необхідний для отримання великого коефіцієнта інжекції. Однак при рівнях легування емітерний області, що досягають межі розчинності домішки в кремнії, в кристалічній решітці утворюються точкові і лінійні дефекти, які значно зменшують час життя носіїв заряду, що, в свою чергу, призводить до зменшення коефіцієнта інжекції.

5. Частотні характеристики транзисторів залежать в основному від паразитних ємностей переходів і послідовних опорів його областей. Вплив паразитних параметрів зменшують конструктивно за рахунок максимально можливого зменшення геометричних розмірів транзистора.

6. Після вибору фізичної структури вибирають конфігурацію транзистора. Оскільки характеристики в значній мірі залежать від розмірів різних областей транзистора, потрібно враховувати, що периметр емітера визначає струмові характеристики транзистора, площа емітера - частотні характеристики, площа бази - ємність переходу база - колектор і розподілене опір бази, площа колектора - ємність переходу колектор - підкладка і послідовний опір колектора.

7. Зазвичай аналізують кілька типових конфігурацій транзис-торів, де суцільними лініями позначені межі дифузійних областей, а пунктирними - кордону розтину вікон в плівці двоокису кремнію для подальшого формування металевих контактів. Для Мікропотужні схем найбільш придатна Полоскова конструкція транзистора

Взаємне розташування контактів до різних областей тран-зісторной структури вибирають в залежності від конкретного топо-логічного малюнка мікросхеми та зручності розташування висновків транзистора. Якщо необхідно отримати мале опір колектора, застосовують транзистори зі збільшеною контактної областю до колектора. Для отримання малого опору бази і високого коефіцієнта посилення використовують конструкції з двома контактами до базової області. Многоеміттерного транзистори застосо- ють у вхідних ланцюгах схем транзисторних-транзисторної логіки (ТТЛ).

На основі ескізу розробляють попередній варіант топології, який викреслюють на міліметрівці в обраному масштабі, зазвичай 100: 1 або 200: 1 (вибирають масштаби, кратні 100). Топологію проектують в прямокутній системі координат. Кожен елемент топології являє собою замкнуту фігуру зі сторонами, що складаються з відрізків прямих ліній, паралельних осях координат. Додання елементів форм у вигляді відрізків прямих ліній, що не паралельних осях координат, допустимо тільки в тих випадках, коли це призводить до значного спрощення форми елемента. Наприклад, якщо форма елемента складається з ламаних прямих, складених у вигляді «сходинок» з дрібним кроком, рекомендується замінити їх однією прямою лінією. Координати всіх точок, розташованих у вершинах кутів ламаних ліній, повинні бути кратні кроку координатної сітки.

При кресленні креслення топології на міліметрівці приймають мінімальний крок координатної сітки, рівний 0,5 мм. Можна вибрати інший крок, але він повинен бути кратним мінімальному. Дійсний (на кристалі) розмір кроку координує дінатной сітки залежить від обраного масштабу топології.

При кресленні загального виду топології рекомендується ис-користувати лінії різного кольору для різних верств ІМС: емітерного - чорний, базового - червоний, розділового (колекторного) - зелений, вертикального - чорний пунктирний, прихованого - зелений пунктирний, металізації - жовтий, вікна в оксиді для контакту до елементів - синій пунктирний, вікна в пасивуються (захисному) окисле - синій суцільний.

В процесі креслення топології для отримання оптимальної компоновки можлива зміна геометрії пасивних елементів, наприклад пропорційне збільшення довжини і ширини резисторів або їх багаторазовий вигин, що дозволяють провести над резистором смужки металевої розводки або отримати більш щільну упаковку елементів. При зміні форми пасивних елементів в процесі їх розміщення проводять коректувальні розрахунки відповідно до формулами і рекомендаціями.

Перевірка правильності розробки топології ІМС. Останній з складених і задовольняє всім вимогам варіант топології піддають перевірці в такій послідовності. Перевіряють відповідність технологічним обмеженням: мінімальних відстаней між елементами, що належать одному і різних верств ІМС.

5. Висновки про виконану роботу.

В даному курсовому проекті розроблена топологія інтегральної мікросхеми.

Розроблена мною топологія відповідає електричної принципової схемою, враховуючи топологічні обмеження, і використовує вихідні конструктивні дані.

Для виготовлення заданої схеми була обрана планарная технологія на кремнієвій пластині. Ізоляція елементів схеми здійснюється за допомогою назад зміщеного р-n переходу.

Топологія кристала була розроблена з урахуванням конструктивно-технологічних обмежень і вимог. Розміри дифузійних резисторів, використаних у схемі, були розраховані спрощеним методом.

Розроблена топологія інтегральної мікросхеми не вимагає складного обладнання та забезпечує прийнятний результат для заданої схеми.

Список використаної літератури.

1. Миколаїв І.М., Філинюк М.А. Інтегральні мікросхеми та основи їх проектування. - М .: Радио и связь. Одна тисяча дев'ятсот дев'яносто дві.

2. Конструювання і технологія мікросхем. Курсове проектування під ред. Коледова Л.А. - М: вища школа. 1984

3. Степаненко І.П. Основи мікроелектроніки - М .: Радянське радіо, 1980

4. Креслення під ред. Куликова А.С. - М: вища школа, 1989

5. Малишева І. А. Технологія виробництва інтегральних мікросхем - М: Радіо і зв'язок, 1991.

...........


  • 5. Висновки про виконану роботу.
  • Список використаної літератури.